青海快3走势图今天预测号

fpga论坛|fpga设计论坛

 ?#19968;?#23494;码
 我要注册

QQ登录

只需一步,快速开始

搜索
查看: 112|回复: 3
打印 上一主题 下一主题

verilog 语言程序编写框架

[复制链接]
跳转到指定楼层
1#
zxopenljx 发表于 2019-4-15 09:38:40 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
Module  文件名(端口a, 端口b, 端口c,);

        端口声明(input  output  inout);

        数据类型声明[wire(默认线性)   reg(寄存器类型)];

        功能模块
Endmodule

注释:parameter=>可修改变数参量;localpream=>不可修改变数参量。
分享到:  QQ好友和群QQ好友和群 QQ空间QQ空间 腾讯微博腾讯微博 腾讯朋友腾讯朋友
收藏收藏
verilog 语言程序编写框架
3#
zhangyukun 发表于 2019-4-16 09:15:36 | 只看该作者
verilog 语言程序编写框架
verilog 语言程序编写框架
您需要登录后才可以回帖 登录 | 我要注册

本版积分规则

QQ|小黑屋|?#21482;?#29256;|Archiver|FPGA论坛 ( 京ICP备10035964号  

GMT+8, 2019-5-16 21:35 , Processed in 0.093226 second(s), 23 queries .

至芯科技 Powered by Discuz X3.2

© 2001-2014 Comsenz Inc.

快速回复 返回顶部 返回列表
青海快3走势图今天预测号